(11) Publication number:

63114135 A

Generated Document

PATENT ABSTRACTS OF JAPAN

(21) Application number: 61258400

(51) Intl. Cl.: H01L 21/324 H01L 21/26

(22) Application date: 31.10.86

(30) Priority:

(43) Date of application

19.05.88

publication:

(84) Designated contracting states: (71) Applicant: OKI ELECTRIC IND CO LTD (72) Inventor: ONODA HIROSHI

(74) Representative:


(54) MANUFACTURE OF SEMICONDUCTOR ELEMENT

(57) Abstract:

PURPOSE: To prevent a semiconductor substrate from slipping in case of heat treatment thereby to uniformly heat treat it by ion implanting N-or P-type impurity partly to the front or rear surface of the substrate before the step of heat treating by a RTA method.

CONSTITUTION: After a field oxide film 602 is formed, a gate oxide film 603 and a gate electrode 604 are formed, a part 605 is exposed, and N-or P-type impurity ions are implanted to source, drain. Accordingly, the ions are implanted not only to the normal source, drain regions but to the end 605 of an Si substrate 601. Then, when a heat treatment is executed by an RTA (Rapid Thermal Annealing) method to activate the ion implanted impurity to the source, drain, the ion implanted part is enhanced in light absorptivity, and temperature profile in the surface of a samiconductor substrate during RTA step can be controlled. Thus, when the end part lower at temperature than the center of the substrate is ion implanted, the temperature is uniformized as a whole to entirely eliminate a slip.

COPYRIGHT: (C)1988,JPO&Japio



⑩日本国特許庁(JP)

⑩特許出願公開

[®] 公 開 特 許 公 報 (A) 昭63-114135

Dint Cl.4

識別記号

庁内整理番号

匈公開 昭和63年(1988) 5月19日

H 01 L 21/324 21/26

Z - 7738 - 5FL - 7738 - 5F

審査請求 未請求 発明の数 1 (全5頁)

母発明の名称

半導体素子の製造方法

②特 願 昭61-258400

砂発 明 者

鉄 田

博

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

⑪出 願 人 沖電気工業株式会社

東京都港区虎ノ門1丁目7番12号

②代 理 人 弁理士 菊 池 弘

明 紅 督

1. 発明の名称

半導体業子の製造方法

- 2. 特許請求の範囲
- (1) R T A (Rapid Thermal Anneal) 法を用いて熱処理する工程を有する半導体素子の製造方法において、

この熱処理工程の前に、半導体基板の表面または裏面の一部の領域にn型不純物またはp型不純物をイオン注入する工程を設けたことを特徴とする半導体素子の製造方法。

(2) 上記 n 型不純物または p 型不純物のドーズ最 を 1 × 10¹³/cml~5×10¹⁶/cml 程度としたことを特徴とする特許請求の範囲第 1 項記載の半導体素子の製造方法。

3. 発明の詳細な説明

(産業上の利用分野)

この発明は半導体素子の製造方法、特に短時間 高温熱処理方法に関するものである。

(従来の技術)

従来、半導体素子の製造工程において、イオン 注入層のアニール、PSGフローなどの高温熱処理 は電気炉を用いて行われてきた。しかしながら、 最近では、より短時間の熱処理方法として、タン グステンーハロゲンランプ、Arry クランプ等を用 いた Rapid Thermal Anneal 法(RTA法) が開発され、実用化されようとしている。

このRTA法による装置を第4図に示す。この場合、半導体ウェーハ101の両面加熱型の装置を示すが、他にランプ102が片面だけにある装飾がある。ランプ102より放射された光は、一部が石英チューブ103を通して半導体ウェーハ101に照射される。半導体ウェーハ101に照射される。半導体ウェーハ101に吸収され、他の部分は半導体ウェーハ101に吸収され、他の部分は半導体ウェーハ101で反射もしくは透過される。この結果、半導体ウェーハ101で

特開昭63-114135(2)

われることになる。半導体ウェーハ101の上昇した温度はパイロメータ(Pyromoter)105もしくは熱電対を直接半導体ウェーハ101に接触させることにより測定され、誤定された温度をランプ102の入力に帰還することにより、熟処理温度が制御される。

(強明が解決しようとする問題点)

裏面の一部に不純物をイオン注入した後にRTAによる熱処理を行っており、RTA中の半導体基板のイオン注入部分の光吸収率が高まり、加熱効率が高まる。

(实施例)

ハ101の端部に対応する部分で大きくすることにより該端部への光の入射量を増す方法、あるいは半導体ウェーハ101をヒータ入りの石英リングにより支持する方法などがあった。しかの変更に対して、半導体ウェーハ101の大口を発するとともに、半導体ウェーハ101の大口径化に対して対応することができず、スリップの発生を防止できなかった。

ての発明は、以上述べたRTA法による熱処理 に際し発生する半導体基板のスリップを防止し、 半導体基板の均一な熱処理を行うことができる半 導体素子の製造方法を提供することを目的とする。 (問題点を解決するための手段)

この発明は半導体素子の製造方法において、RTA法による無処理工程の前に、半導体基板の表面または裏面の一部にn型またはp型不純物をイオン注入する工程を設けたものである。

(作用)

ての発明においては、半導体基板の表面または

なる。これはイオン注入によりRTA中のSiの 光吸収率が再まるためである。従って、イオン注 … 入暦を設けることにより、Siの一部領域を再過 とすることができる。

Siの一部領域を高温とすることによる効果を 示したのが第7図である。第7図は 6″ø (100) Si の設面に端部約 5 mm を除いて Ag を 8 O Kev 、 5 X 10¹⁵/cd 導入し、その後RTA法により 1150℃、 30 sec 熱処理を行った場合のX線トポグラフ図 を示し、aはイオン注入領域、bは非イオン注入 領域であり、Siウェーハの端部よりスリップが **発生していることがわかる。しかしながら、この** スリップはイオン注入領域との界面で止まってお り、イオン注入領域ではスリップの発生はない。 この場合のRTA中のSiウェーハの温度分布は、 第 8 図 (a)に示すようになり、スリップの強生をウ エーハ端部の数皿以内に限定できる。又、第-8 図 (b)に示すようにウェーハ端部でさらに温度が高ま る温度プロファイルが得られれば、スリップフリ ーを実現することが可能となる。

特開昭63~114135(3)

以下、具体的な実施例を説明する。第1回は第 1の実施例を示し、Si 基板 6 0 1 上に LOCOS エ 程によりフィールド酸化膜602を形成後、ゲー ト酸化膜 6 0 3 およびゲート電極 6 0 4 を形成し パターニングした状態を示す。このとき、 Si 基 板 6 0 1 の端部数mmの部分 6 0 5 を LOCOS 工程 でフィールド酸化胶602を設けずに露出させて おく。この後、矢印ハに示すようにソース・ドレ インにn型またはp型の不施物のイオン注入を行 うと、通常のソース・ドレイン領域だけでなく、 Si 基板 6 0 1 の端部 6 0 5 にもイオンが注入さ れる。これにより、次にソース・ドレインにイオ ン注入した不秘物を活性化させるためにRTA佐 により熱処理を行うと、第8図的に示すようなSi 据板 6 O 1 の面内の温度プロファイルが得られる。 上記したイオン注入はソース・ドレインのイオン 注入を兼ねるため、n型不純物の場合A。またはP* でDose 景 5 × 1014~5×1016/cm 程度、p型不純 物の場合B*, BF*, BF*, G* で Dose 量 5 × 1014~ 5×10 16/cm 程度となる。

Si 基板 8 0 1 の裏面にレジスト 8 0 2 を塗布しバターニングする。このパターニング後、第 2 の実施例と異なり Si ウェーハ 8 0 1 の端部数 mm の部分 8 0 3 にレジスト 8 0 2 を残し、他の部分を罵出させる。この後、n型またはp型不純物を Si 基板 8 0 1 の要面に矢印ホに示すようにイオン注入する。この結果、 Si 基板 8 0 1 の端部 8 0 2 を除き、不純物がドープされる。その後、レジスト 8 0 2 を除きRTAを行なうと、RTA工程中の Si 基板 8 0 1 の面内温度プロファイルは第 8 図 (a) のようになる。このときのイオン注入のドーズ 量は第 2 の実施例と同じく、1 × 10 12/cm 程度以上とすることにより、効果が得られる。

(発明の効果)

以上のようにこの発明によれば、半導体基板の 表面または裏面の一部にイオン注入を行った後に RTA法により熱処理を行っており、半導体基板 のイオン注入部分ではRTA工程中の光の吸収率 が高まり、温度を高めることができる。このため、 RTA工程中の半導体基板の面内温度プロファイ

第1の実施例では、ソース・ドレインに注入され た不純物の活性化のためにRTA抜による熱処理 を施す例を示したが、この熱処理工程はソース・ド レイン注入後だけに行われるわけではなない。鎮 2図はより一般的な第2の実施例を示す。この例 では、LSI製作工程の初めでRTA工程の前に、Si 基板 101 の 裏面に レジスト 102 を 塗布して パタ ーニングし、パターニングの結果 Si 基板 101の 端部数 mm の部分 103 を貸出させる。この後、ヵ型 またはp型不施物をSi蓋板 701 の裏面に矢印ェ に示すようにイオン注入する。この結果、 Si 盐 板の端郎 703 のみに不純物がドープされる。ここ で、レジスト102を除去後、RTAによる熱処理 ・を行うと、RTA中のSi 基板701の面内温度: --プロファイルを第8図(10)に示すようにすることが できる。このときのイオン注入のドーズ垂は第1 の実施例と異なり、比較的自由なドーメ母をとる ことができ、1×10¹³/d/程度以上であれば良い。

第8図はこの発明の第3の実施例を示し、LSI 製作工程の初めであってもちろんRTA工程の前に、

ルが制御可能となり、通常半導体基板の中央部より温度が低い端部にイオン注入を行えば全面的に 温度が均一になってスリップが全く生じなくなり、 また半導体基板の中央部にイオン注入を行えば、 スリップの発生を半導体基板の端部のみに限定す ることができる。


4. 図面の簡単な説明

第1図~第3図はそれぞれこの発明の第1~第3の具体的実施例の説明図、第4図はRTA装置の概略断面図、第5図はRTA工程中の半導体ウェーハへの光の入放射の説明図、第6図はRTA工程時のSiの温度特性図、第7図はこの発明によるA゚ィオン注入SiのRTA後のX線トポグラフ図、第8図はこの発明による半導体ウェーハのRTA工程時の温度分布図である。


101…半導体ウェーハ、102…ランプ、103…石英チューブ、104…ミラー、601,70 1,801…Si 茜板。

特許出願人 沖增気工業株式会社 代理人 弁理士 菊 池 弘信


特開昭63-114135(4)





本党明の第10実施例の説明図 第 1 図




本発明の第20安施例の説明日 第 2 図









RTA工程時のSiの温度特性図 第 6 図



本発明によるオン注入SioRTA後のX線トホウラフ図 第7図





本発明にはるウェーハの温度分布図 第 8 図